Um grupo de cientistas da Escola de Circuitos Integrados da Universidade de Pequim desenvolveu uma inovadora ferramenta de automação para o design eletrônico, referida como EDA, especificamente projetada para a arquitetura LogicFolding da Huawei.
Conforme reportado pelo South China Morning Post, este novo software utiliza uma técnica chamada abordagem true-3D. Em vez de criar cada camada do chip em duas dimensões e depois empilhá-las, ele aborda toda a estrutura multicamadas como um bloco vertical único, permitindo a otimização de todo o conjunto simultaneamente.
Em testes iniciais realizados com circuitos de código aberto, os pesquisadores afirmam ter conseguido reduzir em 30% o comprimento total da fiação interna, resultando em melhorias no desempenho e na dissipação de calor se comparado aos métodos tradicionais.
O EDA é a peça que faltava no projeto
A ferramenta EDA desempenha um papel crucial na concepção e validação de chips antes da produção em massa, sendo tão essencial quanto o projeto arquitetônico de um edifício antes do início das obras.
O anúncio feito pela universidade ocorreu apenas dois dias após a Huawei revelar o LogicFolding e a Lei de Escala Tau durante o IEEE International Symposium on Circuits and Systems (ISCAS 2026), realizado em Xangai.
A proposta do LogicFolding envolve a dobra vertical dos circuitos que anteriormente estavam distribuídos em uma superfície plana. Com isso, os caminhos físicos dos sinais se encurtam, reduzindo a resistência e a capacitância nas conexões mais críticas, o que diminui o atraso na propagação.
Os processadores Kirin que estão previstos para serem lançados na segunda metade deste ano serão os primeiros produtos comerciais a incorporar essa nova arquitetura.
Da geometria para o tempo
A Lei de Escala Tau representa uma mudança significativa na estratégia da Huawei. Ao invés de focar apenas na miniaturização dos transistores, que é um parâmetro tradicional na indústria, a empresa agora prioriza o tempo que um sinal leva para atravessar o chip.
Nos últimos seis anos, a Huawei afirma ter projetado e fabricado 381 chips baseados nessa nova abordagem, utilizados tanto em smartphones quanto em aplicações de inteligência artificial. Além disso, a companhia tem planos para integrar o LogicFolding aos seus aceleradores Ascend até 2030.
Nenhuma empresa sozinha encontra todas as respostas na evolução dos semicondutores
A declaração é de He Tingbo, presidente do Comitê Científico da Huawei e responsável pela divisão HiSilicon dedicada aos semicondutores. Ele ressalta a importância de colaborar com universidades e parceiros locais, já que as ferramentas de design são um dos setores mais vulneráveis da China diante das sanções internacionais.
Por que o bloqueio à litografia pesa tanto
A Huawei estabeleceu como meta produzir chips com densidade equivalente ao processo de 1,4 nm até 2031, mesmo sem acesso aos equipamentos avançados de litografia ultravioleta extrema (EUV), devido às restrições impostas pelos Estados Unidos.
A TSMC, líder do setor, já planeja iniciar a produção em massa desse nó em 2028, colocando assim a fabricante chinesa cerca de três anos atrás em relação à concorrente taiwanesa.
Diante da impossibilidade de reduzir fisicamente os transistores, a Huawei está transferindo essa complexidade para o design dos chips. É nesse contexto que entra a ferramenta desenvolvida pela Universidade de Pequim, oferecendo uma solução via software que não é coberta pelas plataformas ocidentais.
O 3D de Synopsys e Cadence resolve outro problema
As empresas Synopsys e Cadence já disponibilizam plataformas para design em 3D; no entanto, elas se concentram em um desafio distinto: integrar chiplets ou dies separados dentro do mesmo encapsulamento.
O LogicFolding opera em um nível mais fundamental, dobrando camadas lógicas dentro de um único chip. Isso requer ferramentas especializadas em posicionamento e roteamento que consigam trabalhar toda a estrutura verticalmente ao mesmo tempo, sem dividi-la em dies separados.
A presença ocidental nesse segmento é bastante significativa. A seguir está uma visão geral do mercado das principais fornecedoras de EDA:
As três maiores empresas juntas detêm mais de 80% do mercado na China, conforme dados divulgados pelo EE Times China.
No ano passado, os Estados Unidos impuseram restrições à exportação desses softwares e depois as suspenderam como parte de um acordo relacionado às terras-raras; essa situação evidenciou a dependência da China dessas ferramentas estrangeiras.
No mercado chinês local, companhias como Empyrean e Primarius têm avançado nas áreas de projeto analógico e verificação física. Entretanto, nenhuma delas ainda oferece um fluxo digital completo capaz de competir com os líderes nos nós tecnológicos mais avançados.
É precisamente essa lacuna no design digital que esta iniciativa acadêmica busca preencher nos semicondutores modernos.
Leia também:
- Huawei pode superar Apple com chip Kirin 9050 e tecnologia 3D revolucionáriaHuawei quer alcançar litografia equivalente a 1,4 nm da TSMC até 2031EUA estudam novas sanções contra a China após Huawei lançar chip de 7 nm
Do protótipo à validação em fábrica
Criar um protótipo acadêmico não significa que se tenha um software comercial confiável. As ferramentas EDA geralmente demandam anos para se desenvolverem plenamente e precisam ser integradas aos kits de processo (PDK) oferecidos por cada fundição. Além disso, costumam passar por milhares de tape-outs antes que os fabricantes se sintam seguros para utilizá-las na produção real.
A própria redução reportada de 30% na fiação interna foi obtida apenas com projetos experimentais; não há garantias sobre sua viabilidade quando aplicada à produção industrial. Esse tipo de métrica muitas vezes muda ao ser confrontada com as limitações práticas das linhas produtivas.
No entanto, as ações da SMIC — principal fundição parceira da Huawei — já demonstraram reações positivas ao subir 7,6% na segunda-feira anterior ao lançamento dos chips baseados no LogicFolding.
